admin管理员组

文章数量:1794759

Vivado制作自定义IP时[IP

Vivado制作自定义IP时[IP

问题描述：

IDE：Vivado 2020.2

在封装自定义IP的时候有可能会出现这两条警告，一条是关于时钟信号，另一条是复位信号

[IP_Flow 19-3157] Bus Interface ‘rst_n’: Bus parameter POLARITY is ACTIVE_LOW but port ‘rst_n’ is not *resetn - please double check the POLARITY setting. [IP_Flow 19-5661] Bus Interface ‘clk’ does not have any bus interfaces associated with it.

原因分析：

两条警告的解释：

  • rst_n信号的优先级是低，但是其没有连接到resetn（原文是 ‘rst_n’ 不是*resetn，这里感觉是没有连接到总线复位信号，见下文）
  • clk信号没有任何一个总线接口（AXI）与其相连

    • 这个警告是因为IP核打包器在设计中推断出了时钟端口或是复位端口。例如：如果信号名称包含以下任何一种：[ ]clk，[ ]clkin， [ ]clock[ ]， [ ]aclk 或 [ ]aclkin，那么IP打包器就会为将其判断成为时钟接口。被自动判断出的接口，IP打包器会倾向于认为你使用AXI接口来处理这个信号，因为IP打包器工具主要是针对于AXI接口。

    所以如果你的IP中并不使用AXI总线，这两条警告可以直接忽略，在实际的IP中不会有任何的影响。

    本文标签： 自定义VivadoIP

    版权声明：本文标题：Vivado制作自定义IP时[IP 内容由林淑君副主任自发贡献，该文观点仅代表作者本人， 转载请联系作者并注明出处：http://www.xiehuijuan.com/baike/1686523962a77522.html， 本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容，一经查实，本站将立刻删除。